ПАМЯТЬ
Память (запоминающее устройство, ЗУ) является устройством хранения информации для дальнейшего использования. Вся память персонального компьютера может быть разделена на оперативную (ОЗУ) и внешнюю (ВЗУ).

Основными характеристиками запоминающего устройства являются:

емкость памяти, измеряемая в битах либо байтах
методы доступа к данным
быстродействие (время обращения к устройству)
надежность работы, характеризуемая зависимостью от окружающей среды и колебаний напряжения питания
стоимость единицы памяти

КЭШ 2-ГО УРОВНЯ
Кэш 2-го уровня (Level 2 cache, или L2), или первичный кэш, находится на плате центрального процессора и используется для временного хранения команд и данных, организованных в блоки по 32 байта. Первичный кэш — самая быстрая форма памяти. Будучи встроенным в чип, он обеспечивает минимальную задержку интерфейса с АЛУ, однако ограничен в размере. Ll-кэш реализуется, используя принцип статической оперативной памяти (SRAM), и длительное время в среднем имел размер 26 Кбайт.

Процессор Р55 Pentium ММХ, выпущенный в начале 2997 г., содержал кэш 2-го уровня размером до 32 Кбайт. Процессоры AMD Кб и Cyrix М2, вышедшие в том же году, уже обеспечивали 64 Кбайт объема кэша 2-го уровня.

КЭШ 2-ГО УРОВНЯ
Кэш 2-го уровня (Level 2 cache, или L2)(вторичный кэш) использует ту же самую логику управления, что и кэш 2-го уровня, и также относится к типу SRAM.

Цель кэша 2-го уровня состоит в том, чтобы поставлять сохраненную информацию на процессор без какой-либо задержки (состояния ожидания). Для этой цели интерфейс шины процессора имеет специальный протокол передачи, названный групповым (или пакетным) режимом (burst mode). При этом обычно используется синхронный тип памяти, управляемой тактовым генератором ЦП. Цикл пакета состоит из четырех передач данных, где на адресную шину выводится адрес только первых 64 бит. Обычно кэш 2-го уровня — это синхронная пакетно-конвейерная память (Pipelined Burst Static RAM PB SRAM).

ЦИКЛЫ ЧТЕНИЯ/ЗАПИСИ В ОПЕРАТИВНОЙ ПАМЯТИ
Для описания характеристик быстродействия оперативной памяти в пакетном режиме применяются так называемые циклы чтения/записи (или временная схема пакета). Эти числа относятся к количеству тактов процессора для каждого доступа при чтении. Дело в том, что при обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам. Так, для асинхронной SRAM (обеспечивает быстродействие от 22 до 20 нс, при частоте шины центрального процессора от 50 до 66 МГц) чтение одного слова выполняется за 3 такта, запись — за 4 такта, чтение нескольких слов определяется последовательностью 3-2-2-2 такта (что означает, что чтение 2-го элемента данных занимает 3 такта ЦП, включая 2 такта ожидания, а чтение последующих — по 2 временных такта), а запись — 4-3-3-3.

Применение кэширования особенно эффективно, когда доступ к данным осуществляется преимущественно в последовательном порядке. Тогда после первого запроса на чтение данных, расположенных в медленной (кэшируемой) памяти, можно заранее (упреждающее чтение) выполнить чтение следующих блоков данных в кэш память для того, чтобы при следующем запросе на чтение данных почти мгновенно выдать их из кэш памяти.

ДИНАМИЧЕСКАЯ ПАМЯТЬ
Динамическая память (DRAM) используется обычно в качестве оперативной памяти общего назначения, а также как память для видеоадаптера. Из применяемых в современных и перспективных персональных компьютеров типов динамической памяти наиболее известны DRAM и FPM DRAM, EDO DRAM и BEDO DRAM, EDRAM и CDRAM, Synchronous DRAM, DDR SDRAM и SLDRAM, видеопамять MDRAM, VRAM, WRAM и SGRAM, RDRAM и некоторые другие.

Микросхема памяти этого типа представляет собой прямоугольный массив ячеек со вспомогательными логическими схемами, которые используются для чтения или записи данных, а также цепей регенерации, поддерживающих целостность данных. Массивы памяти организованы в строки (raw) и столбцы (column) ячеек памяти, именуемые соответственно линиями слов (wordlines) и линиями бит (bitlines). Каждая ячейка памяти имеет уникальное размещение, задаваемое пересечением строки и столбца. Цепи, поддерживающие работу памяти, включают:

усилители, считывающие сигнал из ячейки памяти;
схемы адресации для выбора строк и столбцов;
схемы выбора адреса строки (row adress select /RAS) и столбца (column adress select /CAS), чтобы открывать и закрывать адреса строк и столбцов, а также начинать и заканчивать операции чтения и записи;
цепи записи и чтения информации;
внутренние счетчики или регистры, следящие за циклами регенерации данных;
схемы разрешения выхода (Output enable — ОЕ).
Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на конденсаторе, образованном в структуре полупроводникового кристалла. Конденсатор управляет транзистором. Если транзистор открыт и ток идет, это соответствует «2», если закрыт — «О». С течением времени конденсатор разряжается, и его заряд нужно периодически восстанавливать. Между периодами доступа к памяти посылается электрический ток, обновляющий заряд на конденсаторах для поддержания целостности данных (вот почему данный тип памяти называется динамическим ОЗУ). Этот процесс называется регенерацией памяти.

Интервал регенерации измеряется в наносекундах (нс), и это число отражает «скорость» ОЗУ. Большинство персональных компьютеров на основе процессоров Pentium характеризуются скоростью 60 или 70 нс. Процесс регенерации снижает скорость доступа к данным, поэтому доступ к DRAM обычно осуществляется через кэш память. Однако когда быстродействие процессоров превысило 200 МГц, кэширование перестало существенно влиять на присущую DRAM низкую скорость и возникла необходимость использования других технологий ОЗУ.

Цикл чтения включает следующие события:

выбор строки. Активизация цепи /RAS используется для связывания со строкой памяти и инициации цикла памяти;
выбор столбца. Сигнал /CAS используется для связывания со столбцом памяти и инициации операции записи-чтения;
разрешение записи (Write enable /WE);
разрешение вывода (Output enable /ОЕ). Во время операций чтения из памяти этот сигнал предотвращает преждевременное появление данных;
ввод-вывод данных. Выводы DQ на чипе памяти предназначены для ввода и вывода. Во время операции записи высокое («2») или низкое («0») напряжение подается на DQ. При чтении данные считываются из выбранной ячейки и передаются на DQ, если доступ осуществлен и /ОЕ открыт.

FPM DRAM (FAST PAGE MODE DRAM)
FPM DRAM (Fast page mode DRAM) представляет собой стандартный тип памяти, быстродействие которой составляет 60 или 70 нс. Система управления памятью в процессе считывания активирует адреса строк, столбцов, осуществляет проверку данных и передачу информации в систему. Столбцы после этого деактивируются, что приводит к нежелательному состоянию ожидания процессора в некоторых сочетаниях операций с памятью. В наилучшем случае данный режим реализует временную схему пакета вида 5-3-3-3.

EDO RAM (RAM С РАСШИРЕННЫМ ВЫХОДОМ)
EDO RAM (RAM с расширенным выходом). Обращение на чтение осуществляется таким же образом, как и в FPM, за исключением того, что высокий уровень CAS не сбрасывает выходные данные, а использование триггера позволяет сохранять данные то тех пор, пока уровень CAS снова не станет низким. Тем самым не происходит сброса адреса столбцов перед началом следующей операции с памятью.

Упрощенная схема работы EDO показана на рисунке. Выходная величина поддерживается последовательностью стробирующих импульсов до тех пор, пока она не будет считана центральным процессором. Эта память обеспечивает лучшие параметры для серии быстрых последовательных считываний, чем FPM RAM. Теоретически скорость памяти на 27% выше, чем для FMP DRAM.

BEDO RAM
BEDO RAM (Burst extended data out DRAM — Пакетная с расширенным выходом), как это видно из названия, читает данные в виде пакета, что означает, что после получения адреса каждая из следующих трех единиц информации читается за один цикл таймера, а процессор считывает данные в виде пакета 5-2-2-2.

Быстродействие системы на 200 процентов превосходит FPM и на 50 процентов — EDO DRAM.

SDRAM
SDRAM (Synchronous DRAM — Синхронная динамическая память). Этот тип памяти существенно отличается от других тем, что использует тот факт, что большинство обращений к памяти является последовательным и спроектировано так, чтобы передать все биты пакета данных как можно быстрее (когда начинается передача пакета, все последующие биты поступают с интервалом 20 нс).

Как видно из названия, эта память обеспечивает синхронизацию всех входных и выходных сигналов с системным таймером Наибольшая скорость SDRAM в циклах процессоров — это 5-2-2-2 для пакета чтения четырех единиц информации (байт/слово/двойное слово) что делает ее такой же быстродействующей, как и BEDO RAM; однако самое большое достоинство SDRAM — то, что она легко поддерживает частоту шины до 200 МГц.

SDRAM РС200
Для материнских плат, поддерживающих внешние частоты 200 МГц и выше, необходима память (SDRAM), которая сможет нормально и без сбоев работать с такими частотами, обеспечивая оптимальную скорость. Такие модули памяти должны иметь время доступа не более 8 нc, но самого быстродействия как такового недостаточно. Память, способная устойчиво работать на внешних частотах 200 МГц и выше, должна удовлетворять специальному стандарту — PC200.

SDRAM РС233
SDRAM РС233 — память, соответствующая стандарту PC 233. Спецификация РС233 SDRAM DIMM разработана группой компаний VIA Technologies, IBM Microelectronics, Micron Semiconductor Products, NEC Electronics, Samsung Semiconductor (Revision 0.4, 7 июня 2999 г.). Память PC 233 — это лучшие образцы памяти стандарта РС200, «разогнанные» до 233 МГц.

Пиковая пропускная способность РС233 SDRAM приблизительно равна 2 Гб/с и средняя пропускная способность около 250 Мбайт/с, что соответствует пропускной способности AGP 4-х (2 Гбайт/с — пиковая и 200 Мбайт/с — средняя).

DDR SDRAM (SDRAM 2)
В системах с синхронизацией данные обычно передаются по фронту импульса синхронизации (clock tick). Так как сигнал генератора импульсов изменяется между «2» и «0», данные могут передаваться или по переднему фронту импульса (изменение с «0» на «2»), или по заднему (с «2» на «0»).

Компанией Samsung предложена система DDR (Double Data Rate) SDRAM или SDRAM 2, в которой передача данных осуществляется по обоим фронтам тактовых импульсов одновременно, этим достигается удвоение скорости передачи при той же тактовой частоте. Кроме того, DDR использует DLL (delay-locked loop — цикл с фиксированной задержкой) для выдачи сигнала DataStrobe, означающего доступность данных на выходных контактах.

DDR 2 SDRAM. К числу основных отличий технологии DDR-2 от предыдущего варианта (DDR-1) относится то, что в ней размер выборки данных увеличен вдвое — с 2 до 4 бит, а значит, во столько же раз возрастает скорость передачи. Память DDR-2 отличается от DDR-1 более низким напряжением питания — 2.8 вместо 2.5 В.

SLDRAM
SLDRAM (Synchronous linked DRAM). Этот тип устройств разработан консорциумом крупнейших производителей модулей памяти — SLDRAM Consortium.

Считается, что применение SLDRAM экономически выгодно при объеме ОЗУ не менее 256 Мбайт. Повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отсюда название этого типа памяти — Linked SDRAM). В SLDRAM адреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.

Одновременно с ними по другой, двунаправленной шине Data Link, и тоже в пакетном режиме, передаются данные, причем передача происходит на обоих фронтах тактовых импульсов, как и в случае с DDR SDRAM. Максимальная достижимая скорость передачи SLDRAM превышает 2 Гбайт/с на каждый разряд при частоте 400 МГц.

ESDRAM
ESDRAM (Enhanced SDRAM — улучшенная SDRAM) — более быстрая версия SDRAM, соответствующая стандарту JEDEC компании Enhanced Memory Systems (EMS). С точки зрения времени доступа производительность ESDRAM в 2 раза выше по отношению к стандартной SDRAM.

Основные отличия от SDRAM:

более быстрое время доступа (27 нс вместо стандартных 60 нс);
производительность, повышенная почти до уровня статического ОЗУ;
кэш память, связанная с каждым банком памяти;
скрытая регенерация;
гибкое использование кэш памяти для обеспечения максимальной производительности при различных типах обращений.

CDRAM (CACHED DRAM — DRAM С КЭШ ПАМЯТЬЮ)
CDRAM (Cached DRAM — DRAM с кэш памятью). Этот тип ОЗУ разработан в корпорации Mitsubishi и представляет собой Улучшенный вариант ESDRAM.

Изменения коснулись кэш памяти — ее объема, принципа размещения данных, средств доступа. Cached DRAM имеет раздельные адресные линии для статического кэша и динамического ядра. Необходимость управлять разнородными типами памяти усложняет контроллер, однако эффективность кэш памяти, размещенной внутри микросхемы, выше, чем при традиционной архитектуре ПК, так как перенос в кэш осуществляется блоками, в 8 раз большими, чем при выдаче из микросхемы обычной DRAM.

DIRECT RAMBUS (DRDRAM)
Direct Rambus (DRDRAM). Одной из наиболее быстродействующих является память RDRAM (Rambus DRAM), разработанная компанией Rambus (США) и выпускаемая такими компаниями, как NEC, Toshiba и Fujitsu. Память RDRAM является 9-разрядной, тактируется частотой 250 МГц и достигает пиковой скорости передачи данных 500 Мбайт/с.

Подсистема памяти Rambus состоит из следующих компонентов: основной контроллер (RMC — Rambus Memory Controller), канал (RC — Rambus Channel), разъем для модулей (RRC — Rambus R2MM Connector), модуль памяти (RIMM — Rambus In-line Memory Module), генератор дифференциальных импульсов (DRCG — Direct Rambus Clock Generator) и сами микросхемы памяти (RDRAM — Rambus DRAM).

CM (VIRTUAL CHANNEL MEMORY)
VCM (Virtual Channel Memory) — разработанная NEC и Siemens технология, позволяющая оптимизировать доступ к оперативной памяти нескольких процессов (запись данных центральным процессором, перенос содержимого оперативной памяти на жесткий диск, обращения графического процессора и тому подобное) таким образом, что переключение между процессами не приводит к падению производительности. В отличие от традиционной схемы, когда все процессы делят одну и ту же шину ввода-вывода, в технологии VCM каждый из них использует виртуальную шину. Организованное на уровне чипа взаимодействие виртуальных шин и реальной шины позволяет достичь прироста производительности системы до 25%.

Чтобы при одновременном обращении к памяти нескольких процессов не снизилась производительность, число каналов доведено до 26 по 2024 бита каждый (в модулях по 256 Мбайт каждый канал может передавать до 2048 бит). Работает VC SDRAM при частоте до 243 МГц. Тип корпуса — стандартный, совместимый по контактам и набору команд с SDRAM.

ACTIVE LINK
Active Link — разработка NEC, которая нагружает DRAM новыми функциями — архивация (сжатие информации) в основной памяти. Чтобы не загружать рутинной работой процессор, функция компрессии/декомпрессии возлагается на сам чип DRAM. В результате несколько расширилось обрамление кристалла, но налицо двойной выигрыш — нужна меньшая по количеству ячеек микросхема DRAM, и доступ к информации происходит быстрее, чем обычно.

IRAM (INTELLECTUAL RANDOM ACCESS MEMORY)
IRAM (Intellectual Random Access Memory). Главная идея IRAM — в размещении процессора и DRAM в одном чипе. Это дает возможность чтения и записи данных длинными словами (от 228 до 26 384 бит), обеспечивая повышение пропускной способности памяти. Раньше это было невозможно — все упиралось в неприемлемо большое число выводов микросхемы. Средняя скорость RAS/CAS равна приблизительно 20-30 не для модулей 64-256 Мбайт IRAM.

При этом снижается энергопотребление и уменьшается площадь, занимаемая микросхемами памяти.

МАГНИТНАЯ ОПЕРАТИВНАЯ ПАМЯТЬ
Надо заметить, что первые образцы ОЗУ были выполнены на кольцевых магнитных ферритовых сердечниках, нанизанных на адресные и информационные шины (провода). Емкость таких ЗУ не превосходила 64 Кбайт. В последующем длительный период времени устройства ОЗУ выполнялись на кремниевых полупроводниковых элементах.

В 2000 г. IBM и Infineon Technologies AG (ФРГ) объявили программу разработки MRAM (Magnetic Random Access Memory). Принцип организации элементов памяти — магнитная среда, заключенная между слоями металла.

Преимущества технологии — высокая емкость, скорость, низкая стоимость, возможность применения как в форме статической, так и динамической памяти, более низкое энергопотребление.

СТАТИЧЕСКАЯ ПАМЯТЬ
Статическая память (SRAM) обычно применяется в качестве кэш памяти второго уровня для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной.

Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего — пятого поколений процессоров. Время доступа к ячейкам такой памяти составляло от 25 (33 МГц) До 8 нс (66 МГц).

Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а синхронно с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти — пакетно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3-2-2-2 такта при первом обращении и 2-2-2-2 при последующих обращениях, что обеспечивает Ускорение доступа более чем на 25 процентов.

ASYNC SRAM (АСИНХРОННАЯ СТАТИЧЕСКАЯ ПАМЯТЬ)
Async SRAM (Асинхронная статическая память). Это кэш память, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш памятью второго уровня. Обращение к ней производится быстрее, чем к DRAM, и могут в зависимости от скорости центрального процессора использоваться варианты с доступом за 20, 25 или 20 нс (чем меньше время обращения к данным, тем быстрее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что для обращения процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.

SYNCBURST SRAM
При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти. Причина этого в том, что, если центральный процессор работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении центральный процессором 2-2-2-2. Когда частота процессора становится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3-2-2-2, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM производится меньшим числом компаний и поэтому стоит дороже. Синхронная пакетная SRAM имеет время адрес/данные от 8.5 до 22 нс.

РВ SRAM (КОНВЕЙЕРНАЯ ПАКЕТНАЯ СТАТИЧЕСКАЯ ПАМЯТЬ)
Конвейер — распараллеливание операций SRAM с использованием входных и выходных регистров. Заполнение регистров требует дополнительного начального цикла, но, будучи заполненными, регистры обеспечивают быстрый переход к следующему адресу за то время, пока по текущему адресу считываются данные.

Благодаря этому такая память является наиболее быстрой кэш памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 233 МГц. Она, кроме того, работает ненамного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она выдает данные пакетами по 3-2-2-2 все время. Время адрес/данные составляет от 4.5 до 8 нс.

2-Т SRAM
Традиционные конструкции SRAM используют для запоминания одного разряда (ячейки) статический триггер. Для реализации одной такой схемы на плате должно быть размещено от четырех до шести транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памяти, в которой каждый разряд реализован на одном транзисторе (2-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схемы 2-Т позволяют снизить размер кремниевого кристалла на 50-80% по сравнению с аналогичными для SRAM, а потребление электроэнергии — на 75%.